CHIP DESIGN · COURSE

高级 SoC 验证、形式化与仿真加速

把验证从模块测试扩展成可审查 SoC 证据系统。课程把产品结论分解为可观察义务;建立独立监视器、时序记分板、可复用序列、复位安全组件与显式配置;测量约束随机支持集与分布;编写假设可达且非空洞的断言与形式环境;分类覆盖洞并用实现和检查器变更挑战计划;组合 CDC、RDC、低功耗、X 感知、等价、门级、SDF 与 ECO 证据;在仿真加速或 FPGA 平台运行带确定性检查点的长固件负载;把原型观测同 ASIC 时序及硅片结论分开;最后在一个冻结 SoC 上核对 18 个证据组与七类独立故障。

本课程之前: 已完成 RTL 设计、功能验证、SoC 集成与硬件安全、静态时序/CDC/约束、物理设计、DFT、流片、EDA 自动化及 IP 认证。需要 SystemVerilog 断言、时序推理、概率、脚本与基础固件理解。商业仿真器、形式引擎、仿真加速器、专有 VIP、晶圆厂库与量产硅片需要合法外部访问,本课程不提供。

COURSE FACTSStage, chapters, units, prerequisite, and outcome
第 1 章

验证计划把结论分解为可观察义务

目标: 对“验证计划把结论分解为可观察义务”,哪些冻结输入决定结果、首个可独立观察的结论是什么、哪项变更证明检查器确实有效?

每项要求转成合法激励、禁止激励、预期状态转换、数据变换、时间边界、错误行为、观测点、检查器、覆盖、负向测试与退出证据。 本节采用“构造最小可观察案例”路线。调用自动化前,先构造可手工检查实例:说明进入该步骤的状态、允许的转换、必须变化的观测,以及能够推翻结论的证据。把要求、危险、接口、模式、错误、功耗状态、安全状态与软件可见行为转成有责任人的验证矩阵。 把每种抽象连接回它所代表的物理结构或可执行证据,并说明该表示从哪里开始不再可靠。

“验证计划把结论分解为可观察义务”具有可审契约:只有精确普通、边界、同时、复位、故障、安全与恢复义务都具有有效检查器和已审证据时,要求才闭合。 使用结果前要说明适用范围、身份、单位、条件、排除、阈值、证据来源、责任人与变更规则。 必须把控制流程成功与设计证据分开:进程可以返回零,却使用错误修订、跳过工作、复用陈旧输出、压掉违规或发布不完整工件。计划把“DMA 可用”只映射到一次标称传输,遗漏中止、重叠、保护、部分写与陈旧响应。 学习者必须找到首个分歧并修复依赖,不能只是反复运行直到看板变绿。

只有精确普通、边界、同时、复位、故障、安全与恢复义务都具有有效检查器和已审证据时,要求才闭合。 该不变量只对具名候选与声明环境成立;任一输入变化都会使全部依赖结果失效,直至重建重新证明。

冻结案例“把四拍 DMA 要求分解为数据、顺序、权限、错误、超时、复位与恢复义务。”中的精确对象、条件、单位与源证据。 第一步冻结候选,并在阅读生成摘要前预测预期观测。

应用声明的物理或工程模型,展示每次转换,并保留失败值、缺失值及模型外状态。 第二步执行最小转换,保留原始标准输出、标准错误、退出状态、生成文件与资源使用。

把推导观测同“只有精确普通、边界、同时、复位、故障、安全与恢复义务都具有有效检查器和已审证据时,要求才闭合。”比较,并指出失效边界首先使哪个下游决策失效。 最后把观测与不变量核对,注入具名故障,并验证预期消费者拒绝损坏或陈旧状态。

把四拍 DMA 要求分解为数据、顺序、权限、错误、超时、复位与恢复义务。 阅读追踪前,先预测精确命令或状态转换、预期退出与工件状态、应首先响应的检查器及最小安全恢复。

  1. 冻结案例“把四拍 DMA 要求分解为数据、顺序、权限、错误、超时、复位与恢复义务。”中的精确对象、条件、单位与源证据。
  2. 应用声明的物理或工程模型,展示每次转换,并保留失败值、缺失值及模型外状态。
  3. 把推导观测同“只有精确普通、边界、同时、复位、故障、安全与恢复义务都具有有效检查器和已审证据时,要求才闭合。”比较,并指出失效边界首先使哪个下游决策失效。

结果: 所得矩阵暴露七项不同可检查结论;一次传输通过不能闭合它们。 只有干净的第二次执行复现决定性工件,并且定向变更在预测边界失败后,才接受结果。