MOS 器件先由四个端子定义，再抽象为开关
目标: 为什么必须说明体端？ 作答时说明主导电流或电荷路径、模型与工艺角、观测阈值、一个故障边界及下一证据层。
栅、源、漏、体端电压控制沟道形成；在对称理想模型中源漏标签取决于上下文，而体结与真实版图会打破朴素对称。 CMOS 设计连接器件行为、晶体管网络、电气负载、时序、能量、版图与变异。我们从声明的抽象层开始，绝不把逻辑符号当成晶体管实现的证明。输入、输出、电源、体端连接、开关条件、负载、活动率、工艺假设、电压、温度与证据来源始终可见。这样初学者既能使用手算模型推理，也能准确理解原理图仿真、提取后仿真、静态时序报告或芯片实测分别增加了什么证据。
本知识点的局部契约是“NMOS 手算模型在 VGS 超过声明阈值时导通，强传低而高电平退化；PMOS 在 VSG 超过阈值绝对值时导通，强传高。”其不变量是“有效开关级结论必须指出四端子、电源参考、体端连接、控制电压与预期强逻辑电平。”引用经验规则前，先从电荷路径与状态所有权推导结果。只要相关，就说明观测节点、转换方向、初始条件、输入转换时间、等效电阻、电容与工艺角。边界“仅凭栅电压称晶体管“导通”会忽略源端与体端电位，并可能预测不可能的满摆幅输出。”与成功案例并列保留，因为标称计算不能建立全部输入向量、全部转换、每种版图或制造芯片行为。
有效开关级结论必须指出四端子、电源参考、体端连接、控制电压与预期强逻辑电平。 该不变量只在声明的拓扑、器件模型、激励、负载、电源、温度与证据层下成立；它不会自动成为关于另一单元、工艺角、版图、工艺、封装或制造裸片的结论。
把每个端子电压参考同一地，并为当前情形识别较低电位 NMOS 源端或较高电位 PMOS 源端。 在推导第 1 步，标出导通与截止器件、电流或电荷路径、正在变化的节点、所用近似及其单位，并直接对照原始规格检查。
把 VGS 或 VSG 与声明阈值比较以分类开关。 在推导第 2 步，标出导通与截止器件、电流或电荷路径、正在变化的节点、所用近似及其单位，并直接对照原始规格检查。
追踪导通路径给输出充电还是放电，并在过驱动消失或达到电源轨时停止。 在推导第 3 步，标出导通与截止器件、电流或电荷路径、正在变化的节点、所用近似及其单位，并直接对照原始规格检查。
用栅接 VDD 的单个 NMOS 传输上升输入到空电容。 揭示解答前，先预测极性、最终逻辑电平、电荷路径、相对延迟或能量以及证据层。
- 初始 VGS≈VDD，因此沟道导通并给电容充电。 在追踪第 1 步，写出输入/状态、活动网络、受影响节点、带单位的符号关系，以及一个合理性或边界检查。
- 输出升高时，因输出侧源端电位升高，VGS 下降。 在追踪第 2 步，写出输入/状态、活动网络、受影响节点、带单位的符号关系，以及一个合理性或边界检查。
- 简单模型中在 VOUT≈VDD−VT 附近充电减弱，因此不是恢复的强高电平。 在追踪第 3 步，写出输入/状态、活动网络、受影响节点、带单位的符号关系，以及一个合理性或边界检查。
结果: 开关模型预测阈值退化高电平，而非真实器件的精确电压。 只在所述抽象与条件下接受该结果。更强结论需要相应的晶体管模型、寄生参数、工艺角集合、工具报告、校准或物理测量。