CHIP DESIGN · COURSE

可测试性设计与量产测试

学习测试结构如何使制造后的数字系统可控、可观测、可诊断并具有经济可测性，同时不把建模故障覆盖率混同为无缺陷硅片。课程先区分缺陷、故障、错误、失效、覆盖公式、良率与质量证据；再推导扫描单元与链协议、时钟/电源/域分区、lockup 时序、DFT 规则检查、含激活传播的固定故障 ATPG、搜索与冗余边界、转换与路径延迟向量、速率时钟、压缩、X 处理、测试功耗、诊断、存储故障模型与 March 测试、MBIST/BISR、边界扫描、嵌入式仪器、测试机转换与发布状态核对。每个结果都保留精确分母、身份、首个分歧变更、独立仿真与明确量产边界。

本课程之前: 已完成 SystemVerilog RTL 设计与 CMOS/VLSI 基础。课程假设掌握布尔门、组合与时序逻辑、时钟/复位责任、状态机与周期追踪、建立保持直觉、标准单元、翻转功耗、互连与基础制造变异。扫描、ATPG、故障仿真、延迟测试协议、压缩、MBIST、边界扫描、测试机格式、良率与诊断都在本课程局部引入。课程不假设 UVM、商业 ATPG/故障仿真器、专有测试库、测试机、晶圆厂数据、量产批次、物理实验室或先前 DFT 课程。

COURSE FACTSStage, chapters, units, prerequisite, and outcome
第 1 章

物理缺陷、建模故障、错误与失效属于不同层

目标: 哪些精确建模目标、激活、传播路径、协议边沿、观测、分母与未支持硅片结论定义“物理缺陷、建模故障、错误与失效属于不同层”？

缺陷是物理偏差，故障是抽象模型，错误是错误内部状态，失效是外部不可接受行为；一个缺陷可映射到多个故障，或不映射到所选模型。 可测试性设计改变设计，使制造后的实例能在声明测试协议下被控制、观测、分类与调试。推理链始终说明功能规格、插入测试结构、测试模式与时钟/复位序列、故障或缺陷模型、生成激励、观测点、预期响应、比较器或测试机判定，以及覆盖率分母。通过的向量集只是对精确假设下建模目标的证据；它绝不自动证明硅片无缺陷。

本知识点的局部 DFT 契约是“每个测试结论都说明物理风险、建模故障论域、激活与传播假设、观测规则及外部通过/失败契约。”其不变量是“检测一个建模故障要求在应用协议下，声明观测处出现正常/故障响应差异。”先手工求一个小网表或存储器实例：激活一个建模故障，论证每次蕴含，把可区分效应传播到观测点，并核算捕获与卸载时序；再把自动化结果与手工预言机比较。故障边界“99% 固定故障结果不表示检测了全部可能物理缺陷的 99%。”始终显式，因为结构覆盖、向量仿真、物理时序、测试机应用、诊断、良率、可靠性与现场质量属于不同证据层。

检测一个建模故障要求在应用协议下，声明观测处出现正常/故障响应差异。 该不变量只适用于命名设计修订、测试结构、协议、时钟、库、故障论域、约束、模式、向量及仿真或测试机假设；它本身不建立未建模缺陷覆盖、缺陷水平、良率、逃逸率、寿命、现场可靠性或量产经济性。

选择一个物理机制与一个抽象，如固定或转换故障。 在推导第 1 步保留故障身份、正常与故障值、证明或传播条件、周期/边沿、扫描单元或存储器地址、屏蔽状态、预期观测与精确检查器。

在相同激励下构造正常与故障电路行为。 在推导第 2 步保留故障身份、正常与故障值、证明或传播条件、周期/边沿、扫描单元或存储器地址、屏蔽状态、预期观测与精确检查器。

把差异值传播到被采样输出并分类检测。 在推导第 3 步保留故障身份、正常与故障值、证明或传播条件、周期/边沿、扫描单元或存储器地址、屏蔽状态、预期观测与精确检查器。

桥接使内部节点错误，但输出被屏蔽。该向量检测它吗？ 揭示追踪前，预测激活、传播、捕获边沿、可观测签名、覆盖分类，以及一个物理或测试机风险。

  1. 物理缺陷在该情形造成内部错误。 在追踪第 1 步记录模式、时钟/复位事件、激励位或操作、内部正常/故障状态、响应通道、预期比较与累计状态。
  2. 没有正常/故障差异到达采样输出。 在追踪第 2 步记录模式、时钟/复位事件、激励位或操作、内部正常/故障状态、响应通道、预期比较与累计状态。
  3. 按声明观测规则，该向量未检测它。 在追踪第 3 步记录模式、时钟/复位事件、激励位或操作、内部正常/故障状态、响应通道、预期比较与累计状态。

结果: 该向量对该建模观测未检测。 只有完成结构审计、独立向量仿真、覆盖核对、功能等价或模式隔离、相关时序/功耗/物理检查、格式转换检查，并让一个定向注入故障在预期周期与观测点失败后，才接受结果。