CHIP DESIGN · COURSE

数字逻辑与布尔推理

把数字硬件理解为有时间约束的物理系统,而不是门符号的集合。每一章都从明确规格出发,经过推导、周期或时序追踪、故障边界与可执行证据。学习目标是说清楚系统中有哪些状态、由谁拥有、何时允许改变,以及什么观测能够证明电路遵守契约。

本课程之前: 熟悉自然数、2 的幂、简单代数与表格阅读;无需电子学或 HDL 经验。

COURSE FACTSStage, chapters, units, prerequisite, and outcome
第 1 章

电压是物理量,逻辑值是解释结果

目标: 为什么两个门在布尔行为上完全一致,却仍可能电气不兼容?

导线承载的是随时间连续变化的电压。数字逻辑把某些电压范围解释成 0 与 1 等符号。这个映射由输入低电平、输入高电平、输出低电平与输出高电平限制共同定义。它让工程师可以用两个符号推理,而器件实际仍受模拟电流、电荷、延迟、噪声与温度影响。

保证低电平与保证高电平之间的区间并不是第三种普通逻辑值,而是接收器无需做出可预测判断的无效或不确定区域。仿真器中的 X 可以表示多种未知,但它并不是实际测得的中间电压。区分物理不确定性与符号未知,才能避免虚假信心。

若驱动器保证的 VOH(min) 不低于接收器的 VIH(min),且 VOL(max) 不高于接收器的 VIL(max),那么有效输出电平会落入接收器保证可解释的区域。

驱动逻辑 1 时,驱动器最差保证电压为 VOH(min)。不等式 VOH(min)≥VIH(min) 使最差情形仍位于接收器高电平区。

驱动逻辑 0 时,驱动器最差保证电压为 VOL(max)。不等式 VOL(max)≤VIL(max) 使该情形仍位于接收器低电平区。

两者之间的差形成噪声容限。小于相应容限的扰动不会把保证输出推过接收器保证阈值。

某驱动器保证 VOL≤0.4 V、VOH≥2.7 V;接收器保证 V≤0.8 V 为低、V≥2.0 V 为高。求两种静态噪声容限。

  1. 低电平噪声容限是最差驱动低电平到接收器低阈值的距离:0.8−0.4=0.4 V。
  2. 高电平噪声容限是接收器高阈值到最差驱动高电平的距离:2.7−2.0=0.7 V。
  3. 两个容限都为正,因此静态电平契约相容;但这还不能证明时序、边沿速度、负载或功耗相容。

结果: 低电平噪声容限 0.4 V,高电平噪声容限 0.7 V。