CHIP DESIGN · COURSE

物理设计、功耗与信号完整性

把逻辑验证过的门级模块变成可复现物理实现。课程从冻结网表、约束、库、工艺视图、RC 工艺角、电源意图与 MMMC 矩阵开始,再系统推理布图规划、宏与引脚放置、电网构建、布局与可布线性、时钟树综合、详细布线、寄生提取、串扰、建立保持闭合、工程变更、基于活动的功耗、静态与动态 IR 压降、电迁移、热反馈、DRC、LVS、ERC、密度、DFM 与发布核对。每章都把手算连接到完整报告、受控变更、连带检查,并明确区分建模实现证据与已制造硅片结论。

本课程之前: 已完成 CMOS 与 VLSI 基础、静态时序、CDC 与约束。课程假设掌握晶体管到门级延迟与能量直觉、标准单元和互连基础、建立保持方程、生成时钟、例外、变异、CDC/RDC 协议及门级网表阅读。课程不假设商业布局布线许可、晶圆厂规则集、专有库、量产设计、流片权限或硅片实验室;示例使用可手工检查模型与工具无关证据契约。

COURSE FACTSStage, chapters, units, prerequisite, and outcome
第 1 章

可复现交接冻结逻辑与物理意图

目标: 哪些精确输入身份、物理规则、指标、连带检查与证据边界,使“可复现交接冻结逻辑与物理意图”可以复现?

只有综合网表、SDC、时序/功耗库、抽象物理视图、工艺规则、RC 模型、UPF 或功耗意图与 MMMC 场景集合身份兼容,实现才真正开始。 物理设计把经过逻辑验证的门级设计变成已放置单元、时钟网络、已布线导体、提取寄生与发布数据。因此每个动作都明确四层:被改变的设计对象、使改变合法的约束或物理规则、预期改善的指标、必须重查的连带指标。阅读彩色热图或摘要数值之前,先确认网表、约束模式、PVT 与 RC 工艺角、物理数据库、活动来源、工具版本、命令、单位和报告范围。

本知识点的局部工程契约是“交接清单为每个输入记录摘要,说明工具/版本与单位,把逻辑单元映射到物理视图,并拒绝缺失时钟、未解析引用、不一致 site 或无责任警告。”其不变量是“重新打开同一清单时,优化前会得到相同设计对象、时钟、库映射、单位与声明场景。”信任自动化前先使用可手工检查的小模型:说明边界,追踪一条代表路径或电流路径,预测方向与数量级,运行变换,再用独立报告核对结果。故障边界“干净综合日志不能弥补缺失生成时钟、不匹配 LEF 宽度、错误 RC 工艺角或陈旧电源意图。”始终显式保留,因为时序、功耗、布线、电气、可靠性、可制造性与逻辑等价相互关联,却属于不同证据层。

重新打开同一清单时,优化前会得到相同设计对象、时钟、库映射、单位与声明场景。 该陈述只适用于命名网表、版图状态、约束、库、提取寄生、翻转假设、模式、工艺角与分析设置;它不会自动成为已制造芯片频率、功耗、寿命、良率、现场可靠性或每种工作负载的结论。

清点网表模块、端口、时序单元、时钟、tie 单元与黑盒。 在推导第 1 步记录输入身份、方程或规则、单位、预期方向、被改变对象,以及一个可推翻预测的独立观测。

交叉检查 Liberty 单元名、LEF 抽象与工艺 site/层。 在推导第 2 步记录输入身份、方程或规则、单位、预期方向、被改变对象,以及一个可推翻预测的独立观测。

运行零优化时序、连通、电源意图与缺失视图审计并签署清单。 在推导第 3 步记录输入身份、方程或规则、单位、预期方向、被改变对象,以及一个可推翻预测的独立观测。

网表使用 NAND2_X1,但已加载 LEF 只有 NAND2_X2。交接是否完整? 揭示追踪前,预测限制资源、结果符号与大致数量级、一个可能连带影响,以及必须确认它的报告。

  1. 逻辑引用 NAND2_X1 存在于网表。 在追踪第 1 步保留对象名称、单位、中间算术、工具状态、通过/失败阈值与下一证据层。
  2. 没有物理抽象可为该引用定尺寸或放置。 在追踪第 2 步保留对象名称、单位、中间算术、工具状态、通过/失败阈值与下一证据层。
  3. 停止并加载匹配视图或重生版本一致网表;不得静默替换。 在追踪第 3 步保留对象名称、单位、中间算术、工具状态、通过/失败阈值与下一证据层。

结果: 交接失败,因为逻辑到物理映射不完整。 只有完成干净增量重跑、相关覆盖与违例报告、网表改变时的逻辑等价或功能证据,并让一个定向变更在预期检查器失败后,才接受该结果。