CHIP DESIGN · COURSE

半导体制造、PDK 与设计规则

把绘制版图连接到必须制造它的物理工艺。课程通过光刻、刻蚀、沉积、注入、退火与 CMP 建立截面;识别合格 MOS、阱、隔离、闩锁、焊盘、ESD、高压、金属与通孔结构;理解三维寄生与可靠性环境;审核 PDK 内协调文件与兼容规则;从物理风险推导几何及条件设计规则;通过 DRC、LVS、ERC、天线、提取与流回读重建版图;区分确定性工艺角、统计变化与寿命预测;把填充、光刻热点、DFM 与晶圆厂通知视为改变证据的转换;最后以正向/负向回归单元审核一个真实或合成 PDK 发布,并给出有边界使用决定。

本课程之前: 已完成 CMOS 与 VLSI 基础、静态时序/CDC/约束、物理设计/功耗/信号完整性、流片/良率/硅后调试及 EDA 自动化与可复现 ASIC 流程。需要微积分、初等概率、电路、半导体器件基础、坐标几何与 Linux 脚本。专有 PDK、晶圆厂规则、器件模型、工具许可、工艺相关及制造权限需要合法外部访问,本课程不提供。

COURSE FACTSStage, chapters, units, prerequisite, and outcome
第 1 章

工艺流程是材料与拓扑的有序转换

目标: 对“工艺流程是材料与拓扑的有序转换”,哪些冻结输入决定结果、首个可独立观察的结论是什么、哪项变更证明检查器确实有效?

每个制造步骤改变成分、厚度、应力、几何或掺杂分布;后续掩模作用于全部先前步骤留下的状态。 本节采用“构造最小可观察案例”路线。调用自动化前,先构造可手工检查实例:说明进入该步骤的状态、允许的转换、必须变化的观测,以及能够推翻结论的证据。把氧化、沉积、光刻、刻蚀、注入、扩散、退火与平坦化连接到设计可见形状和电学性质。 把每种抽象连接回它所代表的物理结构或可执行证据,并说明该表示从哪里开始不再可靠。

“工艺流程是材料与拓扑的有序转换”具有可审契约:合法器件截面必须能由晶圆厂声明的精确有序工艺模块得到,而不只是可画成重叠多边形。 使用结果前要说明适用范围、身份、单位、条件、排除、阈值、证据来源、责任人与变更规则。 必须把控制流程成功与设计证据分开:进程可以返回零,却使用错误修订、跳过工作、复用陈旧输出、压掉违规或发布不完整工件。交换注入与栅图形顺序会改变自对准与结位置,即使最终层名看起来相似。 学习者必须找到首个分歧并修复依赖,不能只是反复运行直到看板变绿。

合法器件截面必须能由晶圆厂声明的精确有序工艺模块得到,而不只是可画成重叠多边形。 该不变量只对具名候选与声明环境成立;任一输入变化都会使全部依赖结果失效,直至重建重新证明。

冻结案例“通过六个截面追踪简化的阱、隔离、栅、源漏、接触与金属序列。”中的精确对象、条件、单位与源证据。 第一步冻结候选,并在阅读生成摘要前预测预期观测。

应用声明的物理或工程模型,展示每次转换,并保留失败值、缺失值及模型外状态。 第二步执行最小转换,保留原始标准输出、标准错误、退出状态、生成文件与资源使用。

把推导观测同“合法器件截面必须能由晶圆厂声明的精确有序工艺模块得到,而不只是可画成重叠多边形。”比较,并指出失效边界首先使哪个下游决策失效。 最后把观测与不变量核对,注入具名故障,并验证预期消费者拒绝损坏或陈旧状态。

通过六个截面追踪简化的阱、隔离、栅、源漏、接触与金属序列。 阅读追踪前,先预测精确命令或状态转换、预期退出与工件状态、应首先响应的检查器及最小安全恢复。

  1. 冻结案例“通过六个截面追踪简化的阱、隔离、栅、源漏、接触与金属序列。”中的精确对象、条件、单位与源证据。
  2. 应用声明的物理或工程模型,展示每次转换,并保留失败值、缺失值及模型外状态。
  3. 把推导观测同“合法器件截面必须能由晶圆厂声明的精确有序工艺模块得到,而不只是可画成重叠多边形。”比较,并指出失效边界首先使哪个下游决策失效。

结果: 只有每个材料边界与掺杂区都有产生步骤且前驱状态兼容,才接受该截面。 只有干净的第二次执行复现决定性工件,并且定向变更在预测边界失败后,才接受结果。