时钟是波形与事件序列，不只是频率
目标: 正沿寄存器为何仍保留下降沿？ 作答时说明时钟、端点、边沿对或协议、假设、证据与一个仍未证明的结论。
时序时钟声明周期、有效与无效边沿、占空比、源引脚或端口、相位、延迟处理及与其他时钟的关系。 静态时序与时钟域跨越分析回答不同但相连的问题。时序分析无需枚举输入向量，在声明时钟、延迟、工艺角、变异与例外下证明有界路径关系；CDC 分析证明异步相位关系由协议与适当物理结构处理。每个结论都说明发射与捕获事件、数据身份、时钟关系、路径端点、最小或最大延迟方向及精确证据层。
本知识点的局部时序或 CDC 契约是“时钟 clk 的上升沿在 0、10、20 ns，下降沿在 4、14、24 ns，周期 10 ns，高脉冲占 40%。”其不变量是“每个时序检查都引用声明时钟波形中的命名发射与捕获边沿。”使用报告数值前先画时钟与数据时间线。分离源延迟、网络延迟、偏斜、不确定性、时钟到 Q、组合延迟、建立、保持、恢复、移除与脉宽。保留故障“只定义 100 MHz 却假设 50% 占空比，会漏掉下降沿路径与最小高/低脉宽违例。”，因为绿色建立摘要不能闭合保持、CDC、复位、未约束路径、错误例外或另一 PVT 工艺角。
每个时序检查都引用声明时钟波形中的命名发射与捕获边沿。 该不变量只适用于命名网表、约束、库、寄生、模式、工艺角、时钟关系与 CDC/RDC 假设；它不会自动成为芯片频率、良率、寿命或无关模式保证。
把频率或规格转换为带单位周期。 在推导第 1 步，先放置精确时钟边沿、数据发射或协议事件、早/晚路径贡献、所需观测、单位与符号约定，再计算裕量或接受跨越。
根据波形与相位放置上升与下降边沿。 在推导第 2 步，先放置精确时钟边沿、数据发射或协议事件、早/晚路径贡献、所需观测、单位与符号约定，再计算裕量或接受跨越。
把寄存器、端口、生成时钟与脉宽检查绑定到这些事件。 在推导第 3 步，先放置精确时钟边沿、数据发射或协议事件、早/晚路径贡献、所需观测、单位与符号约定，再计算裕量或接受跨越。
列出周期 10 ns、首次上升在 2 ns、高电平 3 ns 的前四个边沿。 揭示追踪前，先预测边沿关系、路径类型、预期裕量或协议观测及故障检查器。
- 首个上升沿为 2 ns。 在追踪第 1 步，记录边沿时间、数据或令牌身份、时钟/路径贡献、累计到达或要求与当前状态。
- 首个下降沿为 2+3=5 ns。 在追踪第 2 步，记录边沿时间、数据或令牌身份、时钟/路径贡献、累计到达或要求与当前状态。
- 下一周期加 10 ns，得到上升 12 ns、下降 15 ns。 在追踪第 3 步，记录边沿时间、数据或令牌身份、时钟/路径贡献、累计到达或要求与当前状态。
结果: 边沿为上升 2、下降 5、上升 12、下降 15 ns。 只有覆盖报告显示预期路径或跨越已分析，且一个定向变更在预期检查器失败后才接受结果。